Тема: Моделирование радиоэлектронного устройства и проверяющих тестовых воздействий

1. Городецкий A. Снова о внутрисхемном тестировании ICT // Компоненты и технологии. 2011. №7. C. 58-59.
2. Albee A. J. The evolution of ICT: PCB technologies, test philosophies, and manufacturing business models are driving in-Circuit test evolution and innovations // IPC APEX EXPO Conference and Exhibition 2013, 1. P. 381-401.
3. Holtzer M. In-circuit pin testing: An excellent potential source of value creation // SMT Surface Mount Technology Magazine, 2015, 30 (6). P. 68-71.
4. Nelson R. Systems and software support PCB test // EE: Evaluation Engineering, 2013, 52 (2). P. 14-17.
5. Renbi A., Delsing J. Application of Contactless Testing to PCBs with BGAs and Open Sockets // Journal of Electronic Testing: Theory and Applications, 2015, 31 (4). P. 339-347.
6. Renbi A., Delsing J. Contactless Testing of Circuit Interconnects // Journal of Electronic Testing: Theory and Applications, 2015, 31 (3). P. 229-253.
7. Wang, R., Chakrabarty, K., Bhawmik, S. Interconnect testing and test¬path scheduling for interposer-based 2.5-D ICs // IEEE Transactions on Computer- Aided Design of Integrated Circuits and Systems, 2015, 34 (1), art. no. 6936331. P. 136-149.
8. Ren X., Tavares V.G., Blanton R. D. S. Detection of illegitimate access to JTAG via statistical learning in chip // Proceedings - Design, Automation and Test in Europe, 2015, art. no. 7092367. P. 109-114.
9. Nelson R. JTAG and embedded test complement ATE // EE: Evaluation Engineering, 2014, 53 (3). P. 14-17.
10. Shashidhara H. B., Yellampalii S., Goudanavar V. Board level JTAG/boundary scan test solution // Proceedings of International Conference on Circuits, Communication, Control and Computing, 2014, art. no. 7057760. P. 73-76.
11. Yin X.H., Xu C.F. On a method of getting test data for boundary scan interconnection test in multiple scan chains // Advanced Materials Research, 2014, 986-987. P. 1531-1535.
12. Peng K. B., Zhang J. T. Reconfigurable boundary scan tester using cellular-automata register technology // Advanced Materials Research, 2014, 1006-1007. P. 986-989.
13. Wang R., Chakrabarty K., Eklow B. Scan-based testing of post-bond silicon interposer interconnects in 2.5-D ICs // IEEE Transactions on Computer- Aided Design of Integrated Circuits and Systems, 2014, 33 (9), art. no. 6879596. P. 1410-1423.
14. Deng X., Xu S., Zhang Y. An approach to generating test data sequences of boundary scan test system // Proceedings of 2013 IEEE 11th International Conference on Electronic Measurement and Instruments,2013, 1, art. no. 6743004. P. 264-270.
15. Sangi R., Baranski M., Oltmanns J., Streblow R., Muller D. Modeling and simulation of the heating circuit of a multi-functional building // Energy and Buildings, 2016, 110. P. 13-22.
16. Fujita M., Taguchi N., Iwata K., Mishchenko A. Incremental ATPG methods for multiple faults under multiple fault models // Proceedings - International Symposium on Quality Electronic Design, 2015, art. no. 7085420. P. 177-180.
17. Hobeika C., Thibeault C., Boland J.-F. Functional constraint extraction from register transfer level for ATPG // IEEE Transactions on Very Large Scale Integration 2015, vol. 23, 2, art. no. 6778092. P. 407-412
18. Kochte M. A., Elm M. b , Wunderlich H.-J. Accurate X-propagation
for test applications by SAT-based reasoning // IEEE Transactions on Computer- Aided Design of Integrated Circuits and Systems, 2012, vol. 31, 12, art.
no. 6349431. P. 1908-1919.
19. Bhowmik B., Deka J. K., Biswas S. Beyond test pattern generation: Coverage analysis // International Conference on Industrial Instrumentation and Control, 2015, art. no. 7151009. P.1620-1625.
20. Thoulath Begam V. M., Baulkani S. Compact test set method for high fault coverage test pattern generation // International Journal of Applied Engineering Research, 2015, vol. 10, 55. P. 453-458.
21. Matinnejad R., Nejati S., Briand L., Bruckmann T., Poull C. Search¬based automated testing of continuous controllers: Framework, tool support, and case studies // Information and Software Technology, 2015, vol. 57, 1. P. 705-722.
22. Ghiduk A. S. Automatic generation of basis test paths using variable length genetic algorithm // Information Processing Letters, 2014, vol. 114, 6. P. 304-316.
23. Melnik V. I., Mikhailov A. N., Grishkin V. M., Ovsyannikov D. A., Yelaev Y. V. Methods of modeling of the test inputs for analysis the digital devices // International conference on computer technologies in physical and engineering applications, 2014. P. 112-113.
24. Grishkin V., Yelaev Y., Lopatkin G., Mikhailov A., Ovsyannikov D. Interface method of digital devices testing // Tenth International Vacuum Electron Sources Conference & Second International Conference on Emission Electronics,
2014. P. 107-108.
25. Гришкин В. М., Лопаткин Г. C, Михайлов А. Н.,
Овсянников Д. А. Интерфейсный метод построения моделей входных воздействий для тестирования электронных цифровых модулей // Вопросы радиоэлектроники, серия ОТ. 2013. № 1. С. 80-88.
26. Гришкин В. М., Степанов Ю. Л., Лопаткин Г. С., Большаков А. А. Подход к разработке тестов цифровых электронных модулей для автоматического тестового оборудования // Вопросы радиоэлектроники. 2013. Т. 1. № 1. С. 89-99.
27. Melnik V. I., Mikhailov A. N., Grishkin V. M., Ovsyannikov D. A., Yelaev Y. V. Modeling methods of the test inputs for analysis the digital devices // 2nd International Conference on Emission Electronics Selected papers. 2014. P. 48-50.
28. Михайлов А. Н., Мельник В. И., Овсянников Д. А. Тестовый контроль и диагностика радиоэлектронной аппаратуры // Электроника: Наука, технология, бизнес. 2013. № S (128). С. 114-117.
29. Елаев Е. В., Степанов Ю. Л., Ферсенков В. В. Подходы к моделированию микропроцессоров для построения контрольно¬диагностических тестов // Процессы управления и устойчивость, 2015. Т. 2. № 1. С. 398-403.
30. Лопаткин Г. С. Подход к автоматизации тестирования электронных цифровых устройств // Вестник Санкт-Петербургского университета. Серия 10: Прикладная математика. Информатика. Процессы управления. 2013. № 4. С. 90-98.
31. Мащинский Н. С., Елаев Е. В., Федюкович П. А. Моделирование сложных цифровых устройств с целью их тестирования // Процессы управления и устойчивость. 2015. Т. 2. № 1. С. 452-457.
32. Мельник В. И., Гришкин В. М., Михайлов А. Н.,
Овсянников Д. А. Методика разработки тест-программ контроля и диагностики цифровых устройств с использованием САПР «SimTest» // Электроника: Наука, технология, бизнес. 2013. № S (128). С. 118-124.
33. Степанов Ю. Л., Гришкин В. М., Елаев Е. В., Федюкович П. А. Развитие программной среды «Ястек» и ее использование при написании тестовых программ для цифровых модулей // Вопросы радиоэлектроники,
2015. № 2 (2). С. 198-205.
34. Степанов Ю. Л., Гришкин В. М., Большаков А. А.,
Лопаткин Г. C., Ким М. А. Автоматизированное построение тестов цифровых электронных модулей для комплекса тестового контроля и диагностики УТК-512 // Вопросы радиоэлектроники. 2012. Т. 1. № 1. С. 79-89.
35. Шило В. Л. Популярные цифровые микросхемы. М.: Радио и связь, 1987. 352 с.

Купить