Заказать работу


Тип работы:
Предмет:
Язык работы:


Исследование и разработка методов и алгоритмов обнаружения, локализации и исправления ошибок в модулярном коде

Работа №68325
Тип работыДипломные работы, ВКР
Предметматематика
Объем работы94
Год сдачи2020
Стоимость4345 руб.
ПУБЛИКУЕТСЯ ВПЕРВЫЕ
Просмотрено 19
Не подходит работа?

Узнай цену на написание

Введение 4
1 Аналитический обзор методов и алгоритмов представления и обработки
данных в системе остаточных классов 6
1.1 Система остаточных классов и её свойства 6
1.2 Анализ методов перевода чисел из ПСС в СОК 11
1.2.1 Преобразователи ПСС в СОК с использованием ПЗУ 12
1.2.2 Преобразование двоичного кода в СОК с использованием свойств
периода 13
1.2.3 Прямое преобразование с использованием метода Паскаля 16
1.2.4 Прямое преобразование для FPGA 18
1.2.5 Модули специального вида (2п ± к) 20
1.3 Анализ методов перевода чисел из СОК в ПСС 21
1.3.1 Китайская теорема об остатках 22
1.3.2 Приближенный метод 27
1.3.3 Обобщённо позиционная система счисления (ОПСС) 34
1.3.4 КТО-I, КТО-II, КТО-III 38
1.3.5 Функции ядра 41
1.4 Масштабирование оснований СОК 44
1.5 Выводы по первой главе 49
2 Коды исправления ошибок в модулярном коде 51
2.1 Метод проекции 52
2.2 Метод синдрома 56
2.2.1 Выделение синдромов для идентификации ошибок 56
2.2.2 Обнаружение и исправления ошибок 62
2.2.3 Пример 67
2.2.4 Доказательство корректности метода исправления ошибок на базе
синдрома 69
2.3 Выводы по второй главе 76
3 Модификация методов обнаружения локализации и исправления ошибок .... 77
3.1 Модификация метода синдрома в СОК 77
3.2 Выбор оснований СОК 79
3.3 Выводы по третьей главе 82
Заключение 84
Список использованных источников 85


Требования к повышению производительности, снижению энергопотребления портативной электроники позволили уменьшить размеры оборудования, но в то же время возникли проблемы надёжности устройств. Обеспечение надёжности хранения и обработки информации, снижения энергопотребления являются актуальными проблемами цифровой экономики. Обеспечение отказоустойчивости цифровых систем представляется наилучшим решением для повышения надёжности. Отказоустойчивость систем может быть обеспечена как аппаратной избыточностью, например, использованием RAID- массивов, так и программной избыточностью - с использованием кодов исправления ошибок, логики самоконтроля, репликации модулей, реконфигурации, однако данные методы имеют следующие недостатки: высокая избыточность, необходимость интенсивных вычислений.
Одним из методов обеспечения надёжности является использование системы остаточный классов (СОК). СОК является непозиционной системой счисления, в которой число может быть представлено в виде вектора чисел меньшей размерности, представляющих собой остатки от деления на набор взаимно простых чисел, называемых модулями. Путём добавления избыточных модулей в существующий набор модулей СОК получающаяся избыточная СОК (ИСОК) может использоваться, чтобы обнаружить и исправить ошибки, не изменяя допустимый диапазон исходной информации. Методы обнаружения и исправления ошибок, основанные на ИСОК, способны исправлять ошибки арифметической обработки [1] из-за шума, производственных дефектов, изменений в процессе, напряжении и температуре или даже преднамеренного ввода неисправности в дополнение к ошибкам передачи или хранения. Вследствие независимости разрядов числа, представленного в СОК, любая ошибка, вносимая в канал модуля, не будет распространяться на другие каналы модуля [2]. Другими словами, ошибочные биты в разряде остатка имеют локализованный эффект. Эта уникальная вычислительная возможность 4
исправления ошибок особенно полезна в приложениях надёжного хранения, безопасности, биомедицины, которые не допускают ошибок.
Объект исследования: Система остаточных классов.
Предмет исследования: Методы и алгоритмы обнаружения, локализации и исправления ошибок.
Цели исследования:
1. Обзор методов и алгоритмов представления и обработки данных в системе остаточных классов, исследование кодов исправления ошибок в модулярном коде.
2. Модификация методов обнаружения, локализации и исправления ошибок.
Основные задачи выпускной квалификационной работы:
1. Исследовать теоретические основы представления и обработки данных в системе остаточных классов.
2. Предложить эффективные алгоритмы обнаружения и исправления ошибок для аппаратной реализации.
3. Проанализировать модификации методов обнаружения, локализации и исправления ошибок.


Возникли сложности?

Нужна помощь преподавателя?

Помощь в написании студенческих
и аспирантских работ!


Система остаточных классов (СОК) за счёт непозиционного представления чисел в ряде случаев является достаточно эффективной заменой позиционным системам счисления, что достигается за счёт эффективного использования параллелизма и снижения разрядности операндов
В выпускной квалификационной работе были предложены эффективные для аппаратной реализации методы для обнаружения и исправления ошибок в модулярном коде, модифицирован метод синдрома для системы остаточных классов.
Для достижения этой цели в выпускной квалификационной работе решены задачи:
1. исследованы теоретические основы представления и обработки данных в системе остаточных классов, рассмотрены достоинства и недостатки данной системы.
2. предложены эффективные алгоритмы обнаружения и исправления ошибок для аппаратной реализации.
3. проанализированы модификации методов обнаружения локализации и исправления ошибок.



1. Claudio E. D. D., Orlandi G., Piazza F. A systolic redundant residue arithmetic error correction circuit / IEEE Transactions on Computers. - 1993. - Т. 42. - №. 4. - С. 427-432.
2. Katti R. S. A new residue arithmetic error correction scheme / IEEE transactions on computers. - 1996. - Т. 45. - №. 1. - С. 13-19.
3. Червяков Н. И. Экспериментальный анализ генерации больших простых чисел в системе остаточных классов / Червяков Н. И., Бабенко М. Г., Коняева Д. С., Кучукова Н. Н., Кучукова Е. А., Гудиева Н. Г. - Качество. Инновации. Образование. - 2017. - №. 9. - С. 42-50.
4. Червяков Н. И. Нейрокомпьютеры в остаточных классах. Кн. 11: Учеб. пособие для вузов / Червяков Н. И., Сахнюк П. А., Шапошников А. В., Макоха А. Н. - М.: Радиотехника. - 2003. - 272 с.
5. Hwang K. Computer arithmetic principles, architecture, and design. - 1979.
6. Jenkins W., Leon B. The use of residue number systems in the design of finite impulse response digital filters / IEEE Transactions on Circuits and Systems. - 1977. - Т. 24. - №. 4. - С. 191-201.
7. Stouraitis T. Analogue-and binary-to-residue conversion schemes //IEE Proceedings-Circuits, Devices and Systems. - 1994. - Т. 141. - №. 2. - С. 135-139.
8. Alia G., Martinelli E. A VLSI algorithm for direct and reverse conversion from weighted binary number system to residue number system / IEEE Transactions on circuits and systems. - 1984. - Т. 31. - №. 12. - С. 1033-1039.
9. Capocelli R. M., Giancarlo R. Efficient VLSI networks for converting an integer from binary system to residue number system and vice versa / IEEE transactions on circuits and systems. - 1988. - Т. 35. - №. 11. - С. 1425-1430.
10. Piestrak S.J. Design of residue generators and multi-operand modulo adders using carry save adders / Proceedings of the. 10th Symposium on Computer Arithmetic, Grenoble - 1991 - С. 100-107.
11. Piestrak S. J. Design of residue generators and multioperand modular adders using carry-save adders / IEEE Transactions on Computers. - 1994. - Т. 43. - №. 1. - С. 68-77.
12. Mohan P. V. A. Efficient design of binary to RNS converters / Journal of Circuits, Systems, and Computers. - 1999. - Т. 9. - №. 03n04. - С. 145-154.
13. Mohan P. V. A. Novel design for binary to RNS converters / Proceedings of IEEE International Symposium on Circuits and Systems-ISCAS'94. - IEEE, 1994.-Т. 2. - С. 357-360.
14. Pettenghi H., Chaves R., Sousa L. Method for designing modulo 2n±k Binary-to-RNS converters / Proc. of Int. Conference on Design of Circuits and Integrated Systems (DCIS). - 2013.
15. Premkumar A. B. A formal framework for conversion from binary to residue numbers / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 2002. - Т. 49. - №. 2. - С. 135-144.
16. Premkumar A. B., Ang E. L., Lai E. M. K. Improved memoryless RNS forward converter based on the periodicity of residues / IEEE Transactions on Circuits and Systems II: Express Briefs. - 2006. - Т. 53. - №. 2. - С. 133-137.
17. Bi G., Jones E. V. Fast conversion between binary and residue numbers / Electronics Letters. - 1988. - Т. 24. - №. 19. - С. 1195-1197.
18. Pourbigharaz F., Yassine H. M. Simple binary to residue transformation with respect to 2m+1 moduli / IEE Proceedings-Circuits, Devices and Systems. - 1994.
- Т. 141. - №. 6. - С. 522-526.
19. Piestrak S. J. Design of multi-residue generators using shared logic / 2011 IEEE International Symposium of Circuits and Systems (ISCAS). - IEEE, 2011. - С. 1435-1438.
20. Skavantzos A., Abdallah M. Implementation issues of the two-level residue number system with pairs of conjugate moduli //IEEE Transactions on Signal Processing. - 1999. - Т. 47. - №. 3. - С. 826-838.
21. Matutino P. M. et al. Multiplierbased binary-to-RNS converter modulo {2n±k} / Proc. 26th Conf. DCIS. - 2011. - С. 125-130.
22. Matutino P. M., Chaves R., Sousa L. Binary-to-RNS Conversion Units for moduli {2n±3} / 2011 14th Euromicro Conference on Digital System Design. - IEEE, 2011. - С. 460-467.
23. Szabo N. S., Tanaka R. I. Residue arithmetic and its applications to computer technology. - McGraw-Hill, 1967.
24. Bernardson P. Fast memoryless, over 64 bits, residue-to-binary convertor / IEEE Trans. Circuits Syst. - 1985. - Т. 32. - №. 3. - С. 298-300.
25. Andraros S., Ahmad H. A new efficient memoryless residue to binary converter / IEEE Transactions on Circuits and Systems. - 1988. - Т. 35. - №. 11. - С. 1441-1444.
26. Ibrahim K. M., Saloum S. N. An efficient residue to binary converter design / IEEE transactions on circuits and systems. - 1988. - Т. 35. - №. 9. - С. 1156-1158.
27. Dhurkadas A. Comments on «An efficient residue to binary converter design» by KM Ibrahim and SN Saloum / IEEE transactions on circuits and systems.
- 1990. - Т. 37. - №. 6. - С. 849-850.
28. Mohan P. V. A., Poornaiah D. V. Novel RNS to binary converters / 1991., IEEE International Sympoisum on Circuits and Systems. - IEEE, 1991. - С. 1541¬1544.
29. Piestrak S. J. A high-speed realization of a residue to binary number system converter / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 1995. - Т. 42. - №. 10. - С. 661-663.
30. Dhurkadas A. Comments on «A high speed realization of a residue to binary number system converter» / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 1998. - Т. 45. - №. 3. - С. 446-447.
31. Bhardwaj M., Premkumar A. B., Srikanthan T. Breaking the 2n-bit carry propagation barrier in residue to binary conversion for the [2n-1, 2n, 2n+1] modula set / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications.
- 1998. - Т. 45. - №. 9. - С. 998-1002.
32. Conway R., Nelson J. Fast converter for 3 moduli RNS using new property of CRT / IEEE Transactions on Computers. - 1999. - Т. 48. - №. 8. - С. 852-860.
33. Wang Z., Jullien G. A., Miller W. C. An improved residue-to-binary converter / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 2000. - Т. 47. - №. 9. - С. 1437-1440.
34. Mohan P. V. A., Premkumar A. B., Bhardwaj M. Comments on «Breaking the 2n-bit carry-propagation barrier in residue to binary conversion for the [2n-1, 2n, 2n+1] moduli set» and author's reply / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 2001. - Т. 48. - №. 8. - С. 1031.
35. Wang Y. et al. Adder based residue to binary number converters for (2n- 1, 2n, 2n+1) / IEEE transactions on signal processing. - 2002. - Т. 50. - №. 7. - С. 1772-1779.
36. Wang W. et al. A study of the residue-to-binary converters for the three- moduli sets / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 2003. - Т. 50. - №. 2. - С. 235-243.
37. Vinnakota B., Rao V. V. B. Fast conversion techniques for binary-residue number systems / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 1994. - Т. 41. - №. 12. - С. 927-929.
38. Mohan P. V. A. Evaluation of fast conversion techniques for binary-residue number systems / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 1998. - Т. 45. - №. 10. - С. 1107-1109.
39. Gallaher D. D., Petry F. E., Srinivasan P. The digit parallel method for fast RNS to weighted number system conversion for specific moduli (2k-1, 2k, 2k+1) / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 1997.
- Т. 44. - №. 1. - С. 53-57.
40. Mohan P. V. A. Comments on «The digit parallel method for fast RNS to weighted number system conversion for specific moduli (2k-1, 2k, 2k+1)» / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 2000.
- Т. 47. - №. 9. - С. 972-974.
41. Ashur A. S., Ibrahim M. K., Aggoun A. Novel RNS structures for the moduli set (2n-1, 2n, 2n+1) and their application to digital filter implementation / Signal processing. - 1995. - Т. 46. - №. 3. - С. 331-343.
42. Chaves R., Sousa L. {2n+1, 2n+k, 2n-1}: a new RNS moduli set extension / Euromicro Symposium on Digital System Design, 2004. DSD 2004. - IEEE, 2004. - С. 210-217.
43. Mohan P. V. A. Reverse converters for the moduli sets {22N-1, 2N, 22N+1} and {2N-3, 2N+1, 2N-1, 2N+3} / 2004 International Conference on Signal Processing and Communications, 2004. SPCOM'04. - IEEE, 2004. - С. 188-192.
44. Mohan P. V. A. Reverse Converters for a New Moduli Set {22n-1, 2n, 22n+1} / Circuits, Systems & Signal Processing. - 2007. - Т. 26. - №. 2. - С. 215-227.
45. Mohan P. V. A. RNS-To-Binary Converter for a New Three-Moduli Set {2n+1-1, 2n, 2n-1} / IEEE Transactions on Circuits and Systems II: Express Briefs. - 2007. - Т. 54. - №. 9. - С. 775-779.
46. Mohan P. V. A. New residue to binary converters for the moduli set {2k, 2k-1, 2k-1-1} / TENCON 2008-2008 IEEE Region 10 Conference. - IEEE, 2008. - С. 1-6.
47. Hiasat A., Sweidan A. Residue-to-binary decoder for an enhanced moduli set / IEE Proceedings-Computers and Digital Techniques. - 2004. - Т. 151. - №. 2. - С. 127-130.
48. Soderstrand M., Vernia C., Chang J. H. An improved residue number system digital-to-analog converter / IEEE transactions on circuits and systems. - 1983. - Т. 30. - №. 12. - С. 903-907.
49. Vu T.V. Efficient implementations of the Chinese remainder theorem for sign detection and residue decoding / IEEE Transactions on Communications. - 1985. Т. 34. - С. 646-651.
50. Cardarilli G. C. et al. A systolic architecture for high-performance scaled residue to binary conversion / IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. - 2000. - Т. 47. - №. 10. - С. 1523-1526.
51. Dimauro G. et al. Residue-to-binary conversion by the" quotient function"/ IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing.
- 2003. - Т. 50. - №. 8. - С. 488-493.
52. Kim J. Y., Park K. H., Lee H. S. Efficient residue-to-binary conversion technique with rounding error compensation / IEEE Transactions on circuits and systems. - 1991. - Т. 38. - №. 3. - С. 315-317.
53. Huang C. H. A fully parallel mixed-radix conversion algorithm for residue number applications / IEEE Transactions on computers. - 1983. - №. 4. - С. 398-402.
54. Wang Y. Residue-to-binary converters based on new Chinese remainder theorems / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 2000. - Т. 47. - №. 3. - С. 197-205.
55. Mohan P. V. A. Comments on «Residue-to-binary converters based on new Chinese remainder theorems» / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. - 2000. - Т. 47. - №. 12. - С. 1541.
56. Yassine H. M., Moore W. R. Improved mixed-radix conversion for residue number system architectures / IEE Proceedings G (Circuits, Devices and Systems). - 1991. - Т. 138. - №. 1. - С. 120-124.
57. Bi S., Gross W. J. The mixed-radix Chinese remainder theorem and its applications to residue comparison / IEEE Transactions on Computers. - 2008. - Т. 57. - №. 12. - С. 1624-1632.
58. Skavantzos A., Wang Y. New efficient RNS-to-weighted decoders for conjugate-pair-moduli residue number systems / Conference Record of the Thirty- Third Asilomar Conference on Signals, Systems, and Computers (Cat. No. CH37020).
- IEEE, 1999. - Т. 2. - С. 1345-1350.
59. Wang Y. New Chinese remainder theorems / Proceedings of 32nd Asilomar Conference on Signals, Systems and Computers. - 1998. - С. 165-171.
60. Akushskii I. J., Burcev V. M., Pak I. T. A new positional characteristic of non-positional codes and its application / Coding theory and the optimization of complex systems. - SSR, Alm-Ata'Nauka'Kazah, 1977.
61. Miller D. D. et al. Analysis of the residue class core function of Akushskii, Burcev, and Pak / Residue number system arithmetic: modern applications in digital signal processing. - 1986. - С. 390-401.
62. Gonnella J. The application of core functions to residue number systems / IEEE Transactions on Signal Processing. - 1991. - Т. 39. - №. 1. - С. 69-75.
63. Burgess N. Scaled and unscaled residue number system to binary conversion techniques using the core function / Proceedings 13th IEEE Sympsoium on Computer Arithmetic. - IEEE, 1997. - С. 250-257.
64. Burgess N. Scaling an RNS number using the core function / Proceedings 2003 16th IEEE Symposium on Computer Arithmetic. - IEEE, 2003. - С. 262-269.
65. Abtahi M., Siy P. Core function of an RNS number with no ambiguity / Computers & Mathematics with Applications. - 2005. - Т. 50. - №. 3-4. - С. 459-470.
66. Abtahi M., Siy P. The non-linear characteristic of core function of RNS numbers and its effect on RNS to binary conversion and sign detection algorithms / NAFIPS 2005-2005 Annual Meeting of the North American Fuzzy Information Processing Society. - IEEE, 2005. - С. 731-736.
67. Krishnan R., Ehrenberg J., Ray G. A core function based residue to binary decoder for RNS filter architectures / Proceedings of 33rd Midwest Symposium on Circuits and Systems,. - IEEE, 1990. - С. 837-840.
68. Meehan S. J., O'neil S. D., Vaccaro J. J. An universal input and output RNS converter / IEEE Transactions on circuits and systems. - 1990. - Т. 37. - №. 6. - С. 799-803.
69. Montgomery P. L. Modular multiplication without trial division / Mathematics of computation. - 1985. - Т. 44. - №. 170. - С. 519-521.
70. Yang L. L., Hanzo L. A residue number system based parallel communication scheme using orthogonal signaling. I. System outline / IEEE transactions on vehicular technology. - 2002. - Т. 51. - №. 6. - С. 1534-1546.
71. How H. T. et al. A redundant residue number system coded burst-by-burst adaptive joint-detection based CDMA speech transceiver / IEEE transactions on vehicular technology. - 2006. - Т. 55. - №. 1. - С. 387-396.
72. Etzel M., Jenkins W. Redundant residue number systems for error detection and correction in digital filters / IEEE Transactions on Acoustics, Speech, and Signal Processing. - 1980. - Т. 28. - №. 5. - С. 538-545.
73. Beckmann P. E., Musicus B. R. Fast fault-tolerant digital convolution using a polynomial residue number system / IEEE transactions on Signal Processing.
- 1993. - Т. 41. - №. 7. - С. 2300-2313.
74. Keller T., Liew T. H., Hanzo L. Adaptive redundant residue number system coded multicarrier modulation / IEEE Journal on Selected Areas in Communications. - 2000. - Т. 18. - №. 11. - С. 2292-2301.
75. Hanzo L., Liew T. H., Yeap B. L. Turbo coding, turbo equalisation, and space-time coding. - J. Wiley, 2002. - С. 257-316.
76. Haron N. Z., Hamdioui S. Redundant residue number system code for fault-tolerant hybrid memories / ACM Journal on Emerging Technologies in Computing Systems (JETC). - 2011. - Т. 7. - №. 1. - С. 1-19.
77. Liew T. H., Yang L. L., Hanzo L. Systematic redundant residue number system codes: Analytical upper bound and iterative decoding performance over AWGN and Rayleigh channels / IEEE transactions on communications. - 2006. - Т. 54. - №. 6. - С. 1006-1016.
78. Zhang S., Yang L. L., Zhang Y. Redundant residue number system assisted multicarrier direct-sequence code-division dynamic multiple access for cognitive radios / IEEE transactions on vehicular technology. - 2012. - Т. 61. - №. 3.
- С. 1234-1250.
79. Avik S., N. Balasubramaniam Performance of systematic RRNS based space-time block codes with probability-aware adaptive demapping / IEEE Trans. Wireless Commun. - 2013. - Т. 12. - №. 5. - С. 2458-2469.
80. Yatskiv V. et al. The use of modified correction code based on residue number system in WSN / 2013 IEEE 7th International Conference on Intelligent Data Acquisition and Advanced Computing Systems (IDAACS). - IEEE, 2013. - Т. 1. - С. 513-516.
81. Yin P., Li L. A new algorithm for single error correction in RRNS / 2013 International Conference on Communications, Circuits and Systems (ICCCAS). - IEEE, 2013. - Т. 2. - С. 178-181.
82. Goh V. T., Tinauli M., Siddiqi M. U. A novel error correction scheme based on the Chinese remainder theorem / The Ninth International Conference onCommunications Systems, 2004. ICCS 2004. - IEEE, 2004. - С. 461-465.
83. Tang Y. et al. A new single-error correction scheme based on self-diagnosis residue number arithmetic / 2010 Conference on Design and Architectures for Signal and Image Processing (DASIP). - IEEE, 2010. - С. 27-33.
84. Tay T. F., Chang C. H. A new algorithm for single residue digit error correction in Redundant Residue Number System / 2014 IEEE International Symposium on Circuits and Systems (ISCAS). - IEEE, 2014. - С. 1748-1751.
85. Yau S. S. S., Liu Y. C. Error correction in redundant residue number systems / IEEE Transactions on Computers. - 1973. - Т. 100. - №. 1. - С. 5-11.
86. Sun J. D., Krishna H. A coding theory approach to error control in redundant residue number systems. Part II. multiple error detection and correction / IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing.
- 1992. - Т. 39. - №. 1. - С. 18-34.
87. Mandelbaum D. On a class of arithmetic codes and a decoding algorithm / IEEE Transactions on Information Theory. - 1976. - Т. 22. - №. 1. - С. 85-88.
88. Goldreich O., Ron D., Sudan M. Chinese remaindering with errors / IEEE Transactions on Information Theory. - 2000. - Т. 46. - №. 4. - С. 1330-1338.
89. Goh V. T., Siddiqi M. U. Multiple error detection and correction based on redundant residue number systems / IEEE Transactions on Communications. - 2008.
- Т. 56. - №. 3. - С. 325-330.
90. Tay T. F., Chang C. H. A non-iterative multiple residue digit error detection and correction algorithm in RRNS //IEEE transactions on computers. - 2015.
- Т. 65. - №. 2. - С. 396-408.
91. Barsi F., Maestrini P. Error correcting properties of redundant residue number systems / IEEE Transactions on Computers. - 1973. - Т. 100. - №. 3. - С. 307-315.
92. Jenkins W. K., Altman E. J. Self-checking properties of residue number error checkers based on mixed radix conversion / IEEE Trans. Circuits Syst. - 1988 - С. 159-167.
93. Бабенко М. Г. Анализ подходов к построению арифметических сопроцессоров для задач эллиптической криптографии / Бабенко М. Г., Вершкова Н. Н., Кучеров Н. Н. - Наука. Инновации. Технологии. - 2013. - №. 1.
94. Червяков Н. И. Модулярные параллельные вычислительные структуры нейропроцессорных систем / Червяков Н. И., Сахнюк П. А., Шапошников А. В., Ряднов С. А.; под ред. Червякова Н. И. - М.: ФИЗМАЛИТ, 2003. - 288 с


Работу высылаем на протяжении 30 минут после оплаты.

Пожалуйста, укажите откуда вы узнали о сайте!



© 2008-2021 Cервис помощи студентам в выполнении работ
.