Тема: Синтез устройства умножения двоично-четверичных чисел в дополнительных кодах
Закажите новую по вашим требованиям
Представленный материал является образцом учебного исследования, примером структуры и содержания учебного исследования по заявленной теме. Размещён исключительно в информационных и ознакомительных целях.
Workspay.ru оказывает информационные услуги по сбору, обработке и структурированию материалов в соответствии с требованиями заказчика.
Размещение материала не означает публикацию произведения впервые и не предполагает передачу исключительных авторских прав третьим лицам.
Материал не предназначен для дословной сдачи в образовательные организации и требует самостоятельной переработки с соблюдением законодательства Российской Федерации об авторском праве и принципов академической добросовестности.
Авторские права на исходные материалы принадлежат их законным правообладателям. В случае возникновения вопросов, связанных с размещённым материалом, просим направить обращение через форму обратной связи.
📋 Содержание
2. Исходные данные
3. Разработка алгоритма умножения
4. Разработка структурной схемы сумматора-умножителя
5. Разработка функциональных схем основных узлов сумматора-умножителя
5.1. Логический синтез одноразрядного четверичного сумматора (ОЧС)
5.2. Логический синтез одноразрядного четверичного умножителя(ОЧУC)
5.3. Логический синтез ОЧC на мультиплексорах
5.4. Логический синтез преобразователя множителя (ПМ)
5.5. Определение времени умножения
5.6 Преобразователь порядков
6. Литература
📖 Введение
2. Исходные данные
В качестве исходных данных к курсовому проекту задается следующее:
1. Исходные операнды - дробные десятичные числа, над которыми производится операция умножения (Мн = -19,88; Мт = 45,77 );
2. Алгоритм выполнения операции умножения : А (умножение начинается с младших разрядов со сдвигом частичных сумм вправо);
3. Метод ускоренного умножения на базе которого строится умножитель: умножение закодированного двоично – четверичного множимого на два разряда в дополнительных кодах. Преобразование множителя производится для исключение из процесса умножения диады 10 и 11 множителя.
4. Двоичные коды четверичных цифр множимого для работы в двоично – четверичной системе счисления (вариант кодирования учитывается при выполнении арифметических операций: 04 – 11, 14 – 10, 24 – 00, 34 – 01). Множитель представляется обычным весомозначным кодом: 04 – 00, 14 – 01, 24 – 10, 34 – 11;
5. Тип синтезируемого устройства умножения, на базе которого строится умножитель: умножитель 2-го типа строится на базе ОЧУ, ОЧУС и регистра аккумулятора;
6. Способ минимизации и логический базис для аппаратной реализации ОЧУ(Карты Карно-Вейча), ОЧУС (Алгоритм Рота), ОЧС реализуется на мультиплексорах.
Логический базис для реализации схем:
Функционально-полный базис Базовые логические элементы
«1»
X1 X2
X1X2