РАЗРАБОТКА ДОВЕРЕННОГО СОПРОЦЕССОРА НА ОСНОВЕ ПЛИС, - выпускная квалификационная работа

Содержание

АННОТАЦИЯ 2
ВВЕДЕНИЕ 4
1 КРАТКИЙ ОБЗОР ПРОИЗВОДИТЕЛЕЙ ПЛИС 6
2 ПОДГОТОВКА К РАБОТЕ 10
3 VERILOG HDL СИНТАКСИС И КЛЮЧЕВЫЕ СЛОВА 15
4 СХЕМОТЕХНИЧЕСКИЙ РАЗДЕЛ 18
5 ПРОВЕРКА РАБОТОСПОСОБНОСТИ И ПРАВИЛЬНОСТИ РАБОТЫ
СОПРОЦЕССОРА 35
ЗАКЛЮЧЕНИЕ 40
БИБЛИОГРАФИЧЕСКИЙСПИСОК 41

Введение

Тема исследования - построение доверенного сопроцессора на основе ПЛИС.
Актуальность данной темы связана с тем, развитие IT технологий, повсеместная компьютеризация, появление смартфонов и иных высокотехнологичных устройств привело к тому, что всё больше и больше людей стремятся защитить свои данные от злоумышленников, а лоббирование спецслужбами своих интересов заставляет производителей аппаратной части электронных устройств делать их управляемо уязвимыми. Такие производители как Intel, AMD устанавливают в свои CPU дополнительные микропроцессоры (подсистема Intel Management Engine, Platform Security Processor) которые в свою очередь позволяют хакерам и спецслужбам перехватывать данные пользователя на самом низком уровне. Чтобы этого избежать есть различные варианты защиты, такие как:
- полная локализация и отрезка от внешнего мира своего устройства;
- использование криптозащиты (ключи от которой хранятся в " безопасных" областях) и может быть взломана;
- использование сопроцессоров вычислений (даже если будут перехвачены исходные данные, доступа к функции производящей вычисления и конечному результату у злоумышленника не будет).
Целью работы является:
- Создание доверенного сопроцессора на основе ПЛИС.
Для достижения поставленной цели необходимо было решить следующие за-дачи:
- анализ представленных на рынке семейств ПЛИС и выбор необходимой модели для решения поставленной задачи
- изучение среды проектирования Quartus II (версия 13.0) изучение интерфейса передачи данных RS-232
- проектирование конечной схема устройства
- компиляция проекта и его загрузка в память ПЛИС
11.04.04.2018.243 ПЗ Лист
4
Изм Лист № докум. Подпись Дата
- подтверждение правильности функционирования системы
Для решения поставленных задач наиболее оптимальным является проектирование устройства на плате разработчика (RZ-EasyFPGA A2.2 «Рис. 2.4») по следующим причинам:
- наличие на плате микросхемы памяти;
- кварцевого генератора частоты;
- наличие пользовательских кнопок, переключателей;
- наличие светодиодов, 8-ми сегментного дисплея;
- разъём DB9 или последовательный COM порт (который будет задействован в обмене данными между ПК и ПЛИС по протоколу RS-232);
- прочие разъёмы которые могут потребоваться как в ходе отладки, так и для последующих исследований;
- наличие в комплекте поставки программатора.
Все вышеперечисленные достоинства позволяют приступить сразу непосредственно к проектированию, без необходимости изготовления различных кабелей, переходников, и преобразователей.

Возникли сложности?

Нужна помощь преподавателя?

Помощь в написании работ!

ДИПЛОМНЫЕ МАГИСТЕРСКИЕ ДИССЕРТАЦИИ

КУРСОВЫЕ СТАТЬИ ВКР

Заключение

В ходе работы был проведён анализ производителей ПЛИС на предмет выбора платы разработчика необходимой для выполнения проекта.
Был изучен в необходимом объёме язык проектирования цифровой аппаратуры Verilog HDL.
Была приобретена плата разработчика и необходимая периферия.
Была спроектирована структура ПЛИС позволяющая реализовать поставленные задачи.
Спроектированная структура была загружена в кристалл ПЛИС, была продемонстрирована работоспособность этой структуры и правильность работы.

Литература

Книги, журналы, печатные издания, ГОСТы
1. Отернхейм Э., Сингх Р., Триведи Я. Проектирование Цифровых Схем на Языке Описания Аппаратуры Verilog / с примечаниями Шевцова С. 1992) М.: 1992. - 45 с.
2. Bhasker J. Verilog HDL Synthesis. A Practical Primer, Allentown: Star Galaxy Publishing, 1998. - 218 p.
3. Brown S., Vranesic Z. Fundamentals of Digital Logic with Verilog Design// McGraw-Hill Science/Engineering/Math, 2013. — 864 p. — 3rd ed. —
ISBN: 0073380547, 9780073380544/
4. Cavanagh J. Sequential Logic and Verilog HDL Fundamentals // CRC Press, 2016. — 858 p. — ISBN 9781498738224.
5. Cavanagh J. Verilog HDL Design Examples // Boca Raton: CRC Press, 2017. — 712 p.
6. Chu P.P. FPGA Prototyping By Verilog Examples// John Wiley & Sons, Inc., 2008. — 488 p.
7. Cilettii M.D. Advanced Digital Design With the Verilog HDL// New York: Pearson, 2011. - 986p.
8. Dolous. The Verilog Golden Reference Guide// Version 1.0, August 1996.- 151 p.
9. Hyde D.C. Computer Architecture Handbook on Verilog HDL//
CSCI 320 Computer Architecture Handbook on Verilog HDL. By Dr. Daniel C. Hyde, Computer Science Department ,Bucknell University.1995, 32 p.
10. Lee J.M. A Practical Guide to Simulation and Synthesis in Verilog, Third Edition// Dordrecht: Kluwer Academic Publishers, 2002. - 356 p.
11. Lee M.J. Verilog Quickstart// A Practical Guide to Simulation and Synthesis in Verilog. 3rd edition. — Kluwer Academic Publishers, 2002. — 378 p. — eBook ISBN: 0-306-47680-0.
12. Lee W.F. Verilog Coding for Logic Synthesis// John Wiley & Sons, Inc., 2003. — 334 p.
13. Monk Simon. Programming FPGAs: Getting Started with Verilog// McGraw-Hill Education TAB, 2016. — 170 p. — ISBN 125964376X. — ISBN 978-1259643767.
14. Navabi Z. Verilog Digital System Design//
Verilog digital system design / Zainalabedin Navabi. Includes bibliographical references and index. ISBN 0-07-047164-9. 1999 by The McGraw-Hill
Companies, Inc. 477 p.
15. Nyasulu P., Knight J. Introduction to Verilog// Reference guide. - Carleton university, 32 p.
..40